Mikroişlemci teknolojisinin geleceği nedir?

Şunu net söyleyeyim: Mikroişlemcinin geleceği tek çizgide akmıyor; eşzamanlı üç eksen belirleyici hâle geliyor. Yani yalnızca "daha küçük transistör" değil, üretim fiziğiyle birlikte paket/çiplet entegrasyonu ve mimari uzmanlaşma birlikte ilerliyor.

• Fizik/imalat düzeyindeyse High‑NA EUV litografi (sayısal açıklık NA=0,55) 8 nm kritik boyuta kadar baskı yapabiliyor; bu da NXE kuşağına göre ~1,7 kat daha küçük özellik ve ~2,9 kat daha yüksek yoğunluk anlamına geliyor. Bu hatlar 2 nm sınıfı mantık yongalarına geçişi hızlandırıyor; takvim, yüksek hacimli üretime 2025–2026 penceresinde geçilecek şekilde şekilleniyor. Buna paralel olarak gate‑all‑around (GAA) nanosheet aygıtlar ve arka güç dağıtımı (backside power delivery) gibi düzenler, gerilim düşümlerini ve paraziti azaltarak saat ve verimlilik tavanını yukarı çekiyor.
• Paketleme/entegrasyon düzeyindeyse "tek dev kalıp"tan "çiplet"e kayış hızlanıyor. Retikül sınırı ve verim kayıpları çipletleri ekonomik kılıyor; hibrit bağlama (hybrid bonding) ile mikrometre ölçeğinde bağlantı aralıkları mümkün oluyor. Evrensel çiplet ara bağlantısı UCIe (Universal Chiplet Interconnect Express) bugün 2.xD (yüzeysel) paketlerde yüksek bant genişliği ve düşük gecikme sağlıyor; metrenin milyonda birine (≈1 µm) inen bump aralıklarıyla 3B istiflerde (UCIe‑3D yaklaşımı) monolitik SoC'ye yakın hatta daha iyi gecikme/enerji özellikleri görünür hâle geliyor.
• Mimari düzeydeyse genel amaçlı çekirdeğin yanına görev‑özgül hızlandırıcılar (NPU/AI, grafik, güvenlik), bellek‑yakın ve veriye‑yakın hesap (near‑/in‑memory compute) ve çok kademeli bellek hiyerarşileri yerleşiyor. Performansın para birimi giderek performans/Watt; bant genişliği ve gecikme, tek çekirdek saatinden daha kritik. Çiplet yaklaşımı burada stratejik: Her işlev, en uygun düğümde üretilip pakette yan yana/üst üste birleşiyor (system‑in‑package, SiP).

"Moore bitti" diye dolaşan iddialar, ölçeği yalnızca transistör geometrisine indirgediği için yanıltıcı. Halbuki gerçekte ilerleme, geometri × entegrasyon × mimari çarpanının toplam etkisi. High‑NA EUV ölçeklemeyi sürdürüyor; UCIe tabanlı 2.xD/3B çipletler sistem düzeyinde yoğunluğu ve verimliliği büyütüyor; mimari uzmanlaşma da uygulama performansını katlıyor. Önümüzdeki kuşak mikroişlemci, farklı düğümlerde üretilmiş çipletlerin 3B istifli, geniş bantlı ve enerji verimli bir paket içinde orkestrasyonu; kısacası "işlemci"den çok "sistem olarak işlemci".